A.1112H
B.110DH
C.1111H
D.110EH
您可能感興趣的試卷
你可能感興趣的試題
A.0F47FH
B.0F000H
C.0FFFFH
D.2032H
A.87H
B.0E6H
C.87E6H
D.0E687H
A.“異或”門
B.“與非”門
C.“或非”門
D.“與”門
①M(fèi)OV AX,1000H
②MOV AX,[1000H]
③MOV AX,BX
上述三條指令,根據(jù)其尋址方式的不同,判斷執(zhí)行速度,由快至慢的順序?yàn)椋ǎ?/p>
A.③②①
B.①③②
C.①②③
D.②③①
A.時(shí)鐘周期
B.等待狀態(tài)
C.指令隊(duì)列
D.中斷向量
最新試題
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng),每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中,每次同時(shí)讀寫8個(gè)芯片。()
按照是否需要刷新操作分類,RAM可分為()和()。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。
SPI總線有四工作模式,取決于()和()這兩位的組合。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。()
MOV指令執(zhí)行之后將源操作數(shù)(字或字節(jié))傳送到目的操作數(shù)。()
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個(gè)。
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時(shí)鐘信號(hào)的控制下,兩個(gè)雙向()寄存器進(jìn)行數(shù)據(jù)交換。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
增計(jì)數(shù)模式的計(jì)數(shù)過程是()。