A.20102H
B.20101H
C.200FEH
D.200FFH
您可能感興趣的試卷
你可能感興趣的試題
如圖所示的三態(tài)輸出電路，當(dāng)（）時(shí)，VB≈VDD。
A.E（ENABLE）=1，A=1
B.E（ENABLE）=1，A=0
C.E（ENABLE）=0，A=1
D.E（ENABLE）=0，A=0
A.4LOOP
B.DELAYIS
C.MAINA/B
D.GAMA$1
A.CLK
B.INTR
C.NMI
D.ALE
A.23級(jí)
B.24級(jí)
C.22級(jí)
D.21級(jí)
A.兩者統(tǒng)一編址，通過(guò)相同的指令訪問(wèn)兩個(gè)空間
B.兩者獨(dú)立編址，通過(guò)不同的指令訪問(wèn)兩個(gè)空間
C.采用混合編址，即獨(dú)立編址和統(tǒng)一編址均采用
D.軟件編址
最新試題
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過(guò)（）間接給出。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
增計(jì)數(shù)模式的計(jì)數(shù)過(guò)程是（）。
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。（）