A.不管I為何狀態(tài)，CPU中止當(dāng)前指令，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序
B.只有I為1時(shí)，CPU中止當(dāng)前指令，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序
C.不管I為何狀態(tài)，CPU執(zhí)行完當(dāng)前指令后，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序
D.只有I為1時(shí)，且CPU執(zhí)行完當(dāng)前指令后，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序
您可能感興趣的試卷
你可能感興趣的試題
A.數(shù)據(jù)線
B.地址線
C.寫選通
D.讀選通
A.數(shù)據(jù)線
B.地址線
C.寫選通
D.片選
存儲(chǔ)器的
是用于：（）
A.系統(tǒng)中的其它芯片讀存儲(chǔ)器
B.存儲(chǔ)器讀系統(tǒng)中的其它芯片
C.系統(tǒng)中的其它芯片寫存儲(chǔ)器
D.存儲(chǔ)器寫系統(tǒng)中的其它芯片
存儲(chǔ)器的
是用于：（）
A.系統(tǒng)中的其它芯片讀存儲(chǔ)器
B.存儲(chǔ)器讀系統(tǒng)中的其它芯片
C.系統(tǒng)中的其它芯片寫存儲(chǔ)器
D.存儲(chǔ)器寫系統(tǒng)中的其它芯片
存儲(chǔ)器的
有效是用于：（）
A.系統(tǒng)中的其它芯片選中存儲(chǔ)器
B.存儲(chǔ)器選中系統(tǒng)中的其它芯片
C.存儲(chǔ)器向外界表明其工作狀態(tài)
D.禁止存儲(chǔ)器工作
最新試題
I2C總線的通信速率僅由主機(jī)確定。
通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。（）
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
I2C總線的多主機(jī)仲裁是依靠兩條信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
SPI總線有四工作模式，取決于（）和（）這兩位的組合。