A.定義段
B.定義過(guò)程
C.為各段分配段寄存器
D.定義程序
您可能感興趣的試卷
你可能感興趣的試題
A.結(jié)束段
B.結(jié)束過(guò)程
C.結(jié)束模塊
D.結(jié)束程序
A.結(jié)束段
B.結(jié)束過(guò)程
C.結(jié)束模塊
D.結(jié)束程序
A.縮小為原值的1/2
B.縮小為原值的1/4
C.擴(kuò)大為原值的2倍
D.擴(kuò)大為原值的4倍
執(zhí)行指令I(lǐng)N AL，7CH時(shí)，
、
、
的狀態(tài)為：（）
A.1、1、0
B.0、1、0
C.1、0、1
D.1、1、1
A.MOV AX，[24H]
B.MUL BX
C.ADD AL，CX
D.POP DX
最新試題
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
SPI總線有四工作模式，取決于（）和（）這兩位的組合。