8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進制數(shù)。（）

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

通過條件轉(zhuǎn)移指令JXX可以實現(xiàn)分支結(jié)構(gòu)程序的編寫。（）

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

增計數(shù)模式的計數(shù)過程是（）。

8086CPU內(nèi)部標志寄存器FLAG共有6個有效的標志位。

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

指令A(yù)DD AL，6[BP][DI]是錯誤的。（）

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）