A.與陣列可編程
B.或陣列固定
C.與陣列固定
D.或陣列可編程
您可能感興趣的試卷
你可能感興趣的試題
A.可編程的與邏輯陣列
B.固定的或邏輯陣列
C.可編程的或邏輯陣列
D.輸出電路
A.交叉連接
B.接通連接
C.硬線連接
D.斷開(kāi)連接
A.熔絲和反熔絲編程器件
B.UEPROM編程器件
C.EEPROM編程器件
D.SRAM編程器件
A.可編程邏輯宏單元
B.可編程I/O單元
C.可編程寄存器
D.可編程內(nèi)部連線
A.可編程的與—或陣列
B.可編程寄存器
C.可編程I/O
D.可編程的與非陣列
最新試題
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
具有“有1出0、全0出1”功能的邏輯門(mén)是（）
一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（）
TTL與非門(mén)閾值電壓UT的典型值是（）