A.同步施密特觸發(fā)器
B.異步施密特觸發(fā)器
C.TTL
D.CMOS
您可能感興趣的試卷
你可能感興趣的試題
A.輸出電壓
B.上限閥值電壓
C.下限閥值電壓
D.回差電壓
A.脈沖周期
B.脈沖幅度
C.脈沖寬度
D.上升、下降時間
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.555定時器
A.由門電路構(gòu)成的多諧振蕩器
B.石英晶體多諧振蕩器
C.555集成電路構(gòu)成的多諧振蕩器
D.由觸發(fā)器構(gòu)成的多諧振蕩器
A.輸出信號與輸入信號異步
B.各觸發(fā)器翻轉(zhuǎn)異步
C.輸入信號與時鐘脈沖異步
D.預(yù)置數(shù)控制與時鐘信號異步
最新試題
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
具有“有1出0、全0出1”功能的邏輯門是（）
試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點。如果用HDPLD來實現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。