A.高電平
B.低電平
C.高低電平都有可能
D.無法確定
您可能感興趣的試卷
你可能感興趣的試題
A.555在電路結(jié)構(gòu)上是由模擬電路和數(shù)字電路組合而成的。
B.555時基電路采用雙電源供電。
C.555可獨立構(gòu)成一個定時電路,且定時精度高。
D.555的最大輸出電流達200mA,帶負載能力強。
A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.實現(xiàn)定時功能
D.把緩慢信號變成矩形波
A.電路結(jié)構(gòu)復(fù)雜
B.振蕩頻率低
C.頻率穩(wěn)定度低
D.抗干擾性強
A.正弦波
B.矩形波
C.鋸齒波
D.尖脈沖
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.石英晶體多諧振蕩
最新試題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。