A.同步結(jié)構(gòu)
B.主從結(jié)構(gòu)
C.邊沿結(jié)構(gòu)
D.維持－阻塞結(jié)構(gòu)
您可能感興趣的試卷
你可能感興趣的試題
A.下降沿觸發(fā)的JK觸發(fā)器
B.維持－阻塞結(jié)構(gòu)的D觸發(fā)器
C.主從RS觸發(fā)器
D.T觸發(fā)器
A.基本RS觸發(fā)器
B.同步RS觸發(fā)器
C.JK觸發(fā)器
D.D鎖存器
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
A.有2個(gè)穩(wěn)定狀態(tài)，即0態(tài)和1態(tài)
B.觸發(fā)器除了可以置0和置1外，還可以置為高阻態(tài)。
C.在外加輸入信號(hào)的觸發(fā)下，觸發(fā)器可以改變?cè)瓉?lái)的狀態(tài)，具有置0和置1功能。
D.沒(méi)有外加信號(hào)作用時(shí)，觸發(fā)器可以保持原來(lái)的狀態(tài)不變。
最新試題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。