A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)分配器
D.數(shù)據(jù)選擇器
您可能感興趣的試卷
你可能感興趣的試題
A.不含記憶電路
B.不含反饋電路
C.從輸入端開始單向傳輸?shù)捷敵?
D.任何時(shí)候的輸出僅與當(dāng)時(shí)的輸入有關(guān)
A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計(jì),增加冗余項(xiàng)
A.化簡函數(shù)表達(dá)式
B.列出真值表
C.說明給定電路的基本功能
D.根據(jù)最簡輸出函數(shù)表達(dá)式畫出邏輯圖
A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達(dá)式
B.化簡函數(shù)表達(dá)式
C.列出真值表
D.根據(jù)最簡輸出函數(shù)表達(dá)式畫出邏輯圖
A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器
最新試題
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
以下代碼中為無權(quán)碼的為()。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。
具有“有1出0、全0出1”功能的邏輯門是()
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù),但它不可以用來實(shí)現(xiàn)()。