A.降低飽和深度
B.增加飽和深度
C.采用有源泄放回路
D.采用抗飽和三極管
您可能感興趣的試卷
你可能感興趣的試題
A.懸空
B.通過(guò)電阻2.7kΩ接電源
C.通過(guò)電阻2.7kΩ接地
D.通過(guò)電阻510Ω接地
A.正或門
B.正非門
C.正與門
D.負(fù)或門
A.TSL門
B.OC門
C.漏極開路門
D.CMOS與非門
A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.漏極開路門
A.用電壓表測(cè)量指針不動(dòng)
B.相當(dāng)于懸空
C.電壓不高不低
D.測(cè)量電阻指針不動(dòng)
最新試題
以下代碼中為無(wú)權(quán)碼的為()。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。