單項選擇題能實現(xiàn)從多個輸入端中選出一路作為輸出的電路稱為（）。
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據選擇器
D.譯碼器
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題組合邏輯電路的競爭-冒險是由于（）引起的。
A.電路不是最簡
B.電路有多個輸出
C.電路中存在延遲
D.電路使用不同的門電路
2.單項選擇題在組合邏輯電路的常用設計方法中，可以用（）來表示邏輯抽象的結果。
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
3.單項選擇題在下列電路中，只有（）屬于組合邏輯電路。
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據選擇器
D.寄存器
4.單項選擇題用低電平為輸出有效的譯碼器實現(xiàn)組合邏輯電路時，還需要（）。
A.與非門
B.或非門
C.與門
D.或門
5.單項選擇題用高電平為輸出有效的譯碼器實現(xiàn)組合邏輯電路時，還需要（）。
A.與非門
B.或非門
C.與門
D.或門
最新試題
兩個與非門構成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
與倒T形電阻網絡DAC相比，權電流網絡D/A轉換器的主要優(yōu)點是消除了（）對轉換精度的影響。
題型：單項選擇題
以下代碼中為無權碼的為（）。
題型：單項選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：單項選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：單項選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項選擇題
一個兩輸入端的門電路，當輸入為10時，輸出不是1的門電路為（）
題型：單項選擇題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：單項選擇題
電可擦除的PROM器件是（）
題型：單項選擇題
小容量RAM內部存儲矩陣的字數(shù)與外部地址線數(shù)n的關系一般為（）
題型：單項選擇題