A.原子和中子
B.電子和空穴
C.電子和質(zhì)子
D.電子和離子
您可能感興趣的試卷
你可能感興趣的試題
A.發(fā)射結(jié)正偏置，集電結(jié)反偏置
B.發(fā)射結(jié)正偏置，集電結(jié)正偏置
C.發(fā)射結(jié)反偏置，集電結(jié)正偏置
D.發(fā)射結(jié)反偏置，集電結(jié)反偏置
A.VD>0.5V，VD<0.7V
B.VD>0.7V，VD<0.5V
C.VD>0.7V，VD<0.7V
D.VD>0.5V，VD<0.5V
A.互非
B.對偶
C.相等
D.無任何關(guān)系
A.連續(xù)變化的
B.模擬
C.離散的
D.數(shù)字
A.幾十納秒
B.幾十微秒
C.幾百微秒
D.幾十毫秒
最新試題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少？
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
TTL與非門閾值電壓UT的典型值是（）
以下代碼中為無權(quán)碼的為（）。
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。