單項(xiàng)選擇題以下可編程邏輯器件中，集成密度最高的是（）。
A.PAL
B.GAL
C.HDPLD
D.FPGA
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題在系統(tǒng)可編是指：對(duì)位于（）的可編程邏輯器件進(jìn)行編程。
A.用戶電路板
B.特制的電路板
C.編程器
D.專用編程器
2.單項(xiàng)選擇題高密度可編程邏輯器件通常集成規(guī)模大于（）門。
A.100
B.1000
C.10000
D.10000
3.單項(xiàng)選擇題低密度可編程器件的代表是（）。
A.PLA
B.PAL
C.GAL
D.E2PROM
4.單項(xiàng)選擇題低密度可編程邏輯器件（PLD）通常集成規(guī)模小于（）門。
A.100
B.1000
C.10000
D.10000
5.單項(xiàng)選擇題兩模數(shù)分別為M1和M2的計(jì)數(shù)器串接而構(gòu)成的計(jì)數(shù)器，其總模數(shù)為（）。
A.M1＋M2
B.M1×M2
C.M1—M2
D.M1％M2
最新試題
以下代碼中為無(wú)權(quán)碼的為（）。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
題型：?jiǎn)柎痤}
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：?jiǎn)雾?xiàng)選擇題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
題型：?jiǎn)柎痤}
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
題型：?jiǎn)雾?xiàng)選擇題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型：?jiǎn)雾?xiàng)選擇題
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：?jiǎn)雾?xiàng)選擇題