A.計(jì)數(shù)器
B.比較器
C.譯碼器
D.編碼器
您可能感興趣的試卷
你可能感興趣的試題
A.計(jì)數(shù)器
B.分頻器
C.移位寄存器
D.脈沖發(fā)生器
A.置最小數(shù)
B.反饋復(fù)位
C.反饋預(yù)置
D.時(shí)鐘禁止
A.(3,6,10,10,10)
B.(4,9,10,10,10)
C.(3,12,10,10,10)
D.(6,3,10,10,10)
A.模10計(jì)數(shù)器
B.計(jì)數(shù)容量為10
C.十進(jìn)制計(jì)數(shù)器
D.十二進(jìn)制計(jì)數(shù)器
A.時(shí)鐘方程
B.狀態(tài)方程
C.狀態(tài)轉(zhuǎn)換表
D.狀態(tài)轉(zhuǎn)換圖
最新試題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
具有“有1出0、全0出1”功能的邏輯門是()
以下代碼中為無權(quán)碼的為()。