A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
您可能感興趣的試卷
你可能感興趣的試題
A.由二、三極管開關(guān)組成
B.由各種門電路組成且無反饋線
C.由組合器件組成
D.由各種數(shù)字集成電路組成
A.-10~0V
B.0—10V
C.0—VDD/2
D.>10V
A.輸出高低電平理想
B.電源適用范圍寬
C.抗干擾能力強
D.電流驅(qū)動能力強
A.74HC
B.74HCT
C.54HC
D.4000B
A.接入關(guān)門電阻
B.接入開門電阻
C.接入濾波電容
D.降低供電電壓
最新試題
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
以下代碼中為無權(quán)碼的為()。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。