A.電路未達(dá)到最簡(jiǎn)化
B.電路有多個(gè)輸出
C.電路中的時(shí)延不同
D.邏輯門(mén)類型不同
您可能感興趣的試卷
你可能感興趣的試題
A.6+j18
B.6+j2
C.18+j6
D.2+j6
A.6-j18
B.6-j2
C.18-j6
D.2-j6
A.編碼器
B.數(shù)值比較器
C.譯碼器
D.觸發(fā)器
A.0
B.0.3V
C.3.6V
D.5V
A.脈沖信號(hào)的電壓值
B.脈沖信號(hào)的電流值
C.脈沖信號(hào)的頻率
D.脈沖信號(hào)的個(gè)數(shù)
最新試題
所謂異步時(shí)序邏輯電路,是指電路中所有的觸發(fā)器,具有同一個(gè)時(shí)鐘脈沖CP的作用,因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
二進(jìn)制計(jì)數(shù)器具有分頻的作用,分頻的規(guī)律表現(xiàn)為:5位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)()分頻。
3進(jìn)制的加法計(jì)數(shù)器,需要()塊JK觸發(fā)器。
集成運(yùn)放應(yīng)用范圍現(xiàn)已遠(yuǎn)遠(yuǎn)超出了數(shù)學(xué)運(yùn)算,涉及到了()測(cè)量和自動(dòng)控制等方面
6進(jìn)制異步清零,最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為()
反相比例運(yùn)算電路,平衡電阻的求法:令ui=0,則uo=0,此時(shí)反相端對(duì)地總電阻值,即為所求平衡電阻值。
如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí),74LS192預(yù)置數(shù)端輸入應(yīng)該是()
集成運(yùn)放的反相輸入端,當(dāng)輸入信號(hào)(ui1)由此輸入時(shí),輸出信號(hào)(u0)與輸入ui1同相。
集成運(yùn)放在信號(hào)運(yùn)算中的應(yīng)用電路有()
二進(jìn)制計(jì)數(shù)器具有分頻的作用,分頻的規(guī)律表現(xiàn)為:3位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)()分頻。