編寫指令序列，實(shí)現(xiàn)下述要求
（1） 使AX寄存器的低4位清零，其余位不變。
（2） 使BX寄存器的低4位置1，其余位不變。
（3） 測(cè)試BX中的位0和位4，當(dāng)這兩位同時(shí)為零時(shí)，將AL置1，否則AL置0。
您可能感興趣的試卷
最新試題
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。（）
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
I2C總線的兩條信號(hào)線的名稱是（）和（）。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。