CP上升沿到來時(shí)，主觸發(fā)器控制門封鎖，在CP=0期間接收的內(nèi)容被存儲起來。同時(shí)，從觸發(fā)器控制門被打開，主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器，輸出端狀態(tài)隨之改變。（）

下列表達(dá)方式中，（）不可以用來描述觸發(fā)器的邏輯功能。

組成時(shí)序電路的各觸發(fā)器，具有統(tǒng)一的時(shí)鐘脈沖CP，稱為同步時(shí)序電路。（）

時(shí)序邏輯電路一般由組合邏輯電路和（）電路組成，使之具有記憶功能。

如果要構(gòu)成n位二進(jìn)制計(jì)數(shù)器，需用雙穩(wěn)態(tài)觸發(fā)器的個(gè)數(shù)最少為（）。