D觸發(fā)器組成的同步時(shí)序邏輯電路如題36圖所示,該時(shí)序電路為()。
A.四進(jìn)制減法計(jì)算器 B.四進(jìn)制加法計(jì)算器 C.三進(jìn)制減法計(jì)算器 D.三進(jìn)制加法計(jì)算器
A.1.5 B.1.54 C.1.52 D.1.56
A. B. C. D.