多項(xiàng)選擇題

以下關(guān)于ADC和DAC模擬部分布線說(shuō)法正確的有（）。

A.模擬地AGND和數(shù)字地DGND依據(jù)數(shù)據(jù)手冊(cè)和提供的參考設(shè)計(jì)進(jìn)行分割處理，單點(diǎn)連接
B.模擬電路應(yīng)該采用開關(guān)電源進(jìn)行供電，因?yàn)槠潆娏餍?、紋波小
C.模擬信號(hào)優(yōu)先采用元件面直接走線，線寬≥10mil，對(duì)50歐姆單端線、100歐姆差分信號(hào)要采用隔層參考
D.嚴(yán)格按照原理圖的順序進(jìn)行ADC和DAC前端電路布線

你可能感興趣的試題

多項(xiàng)選擇題

以下關(guān)于ADC和DAC數(shù)字部分布線說(shuō)法正確的有（）。

A.不同ADC/DAC器件的采樣時(shí)鐘之間不需要做等長(zhǎng)處理
B.當(dāng)信號(hào)線必須要跨分割時(shí)，跨接點(diǎn)選擇在跨接磁珠（或者0歐姆電阻）處
C.模擬信號(hào)優(yōu)先采用元件面直接走線，線寬≥10mil，采用隔層參考
D.數(shù)字部分的接收與發(fā)送分開布線，不要交叉走線，同組信號(hào)線并行走，并做等長(zhǎng)處理，走線間距滿足3W

單項(xiàng)選擇題

某高精度ADC芯片輸出為12bitLVDS數(shù)據(jù)信號(hào)，輸入時(shí)鐘頻率為100Mhz，則這些LVDS數(shù)據(jù)應(yīng)該（）與等長(zhǎng)。

A.工作時(shí)鐘信號(hào)
B.采樣時(shí)鐘信號(hào)
C.輸入時(shí)鐘信號(hào)
D.隨路時(shí)鐘信號(hào)

以下關(guān)于ADC和DAC模擬部分布線說(shuō)法正確的有（）。

你可能感興趣的試題

以下關(guān)于ADC和DAC數(shù)字部分布線說(shuō)法正確的有（）。

某高精度ADC芯片輸出為12bitLVDS數(shù)據(jù)信號(hào)，輸入時(shí)鐘頻率為100Mhz，則這些LVDS數(shù)據(jù)應(yīng)該（）與等長(zhǎng)。

以下關(guān)于ADC和DAC數(shù)字部分布線說(shuō)法正確的有（）。

某高精度ADC芯片輸出為12bitLVDS數(shù)據(jù)信號(hào)，輸入時(shí)鐘頻率為100Mhz，則這些LVDS數(shù)據(jù)應(yīng)該（）與等長(zhǎng)。