問答題比較各種芯片互聯(lián)方法的優(yōu)缺點?
您可能感興趣的試卷
你可能感興趣的試題
最新試題
目前集成電路版圖設(shè)計的主流工具有哪些?
題型:問答題
由于襯底材料的緣故會自動產(chǎn)生電容,這種電容稱為()。
題型:單項選擇題
利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個MOS管,已知Cox=5×10-4pF/μm2,估算柵極電容。
題型:問答題
BiCMOS技術(shù)就是將()和()的優(yōu)良性能集中在同一塊集成電路器件中。BiCMOS綜告了CMOS結(jié)構(gòu)的低功耗、高集成度和TTL或ECL器件結(jié)構(gòu)的高電流驅(qū)動能力。
題型:多項選擇題
編寫DRC版圖驗證文件的主要依據(jù)是什么?
題型:問答題
從設(shè)計的觀點出發(fā),版圖設(shè)計規(guī)則應(yīng)包括哪些部分?
題型:問答題
由硅片生產(chǎn)的半導(dǎo)體產(chǎn)品,又被稱為()。
題型:多項選擇題
集成電路電阻可以通過()產(chǎn)生。
題型:多項選擇題
試述兩種傳輸線電感,比較其優(yōu)缺點。
題型:問答題
版圖設(shè)計的基本前提是什么?
題型:問答題