A.增加Cache中的塊數(shù)
B.增大組的大小
C.增大主存容量
D.增大塊的大小
您可能感興趣的試卷
你可能感興趣的試題
A.目錄表法
B.比較對(duì)法
C.頁(yè)表法
D.堆棧法
A.全相聯(lián)映像
B.頁(yè)面表映像
C.組相聯(lián)映像
D.段頁(yè)表映像
A.頁(yè)地址流
B.頁(yè)面調(diào)度策略
C.主存的容量
D.輔存的容量
A.增大輔存容量
B.采用FIFO替換算法并增大頁(yè)面
C.改用LRU替換算法并增大頁(yè)面
D.改用LRU替換算法并增大頁(yè)面數(shù)
A.訪問(wèn)主存的命中率隨頁(yè)面大小增大而提高
B.訪問(wèn)主存的命中率隨主存容量增加而提高
C.更換替換算法能提高命中率
D.在主存命中率低時(shí),改用堆棧型替換算法,并增大主存容量,可提高命中率
最新試題
在編號(hào)分別為0,1,2,……,9的16個(gè)處理器之間,要求按下列配對(duì)通信:(B、1),(8、2),(7、D),(6、C),(E、4),(A、0),(9、3),(5、F)。試選擇所用互連網(wǎng)絡(luò)類型、控制方式,并畫出該互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和各級(jí)的交換開關(guān)狀態(tài)圖。
指出訪存操作數(shù)地址尋址的最大相對(duì)位移量為多少個(gè)字節(jié)?
按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí),流水線的實(shí)際吞吐率是多少?
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
為了使存儲(chǔ)系統(tǒng)的訪問(wèn)效率從0.5提高到0.94,塊的大小至少增加到幾個(gè)字?
若對(duì)數(shù)字0~9和空格采用二進(jìn)制編碼,試設(shè)計(jì)編碼平均長(zhǎng)度最短的編碼。
寫出N=8的蝶式置換的互連函數(shù),如采用Omega網(wǎng)絡(luò),則需幾次通過(guò)才能完成此變換?畫出Omega網(wǎng)絡(luò)實(shí)現(xiàn)此變換的控制狀態(tài)圖。
浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2,階值位數(shù)q=2,尾數(shù)基值rm=10,尾數(shù)位數(shù)p′=1,即按照使用的二進(jìn)制位數(shù)來(lái)說(shuō),等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個(gè)數(shù)。
設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條,16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條,變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式,并給出指令各字段的長(zhǎng)度和操作碼的編碼。
如果把一條指令的執(zhí)行過(guò)程分解為“取指令”、“分析”(包括譯碼和取操作數(shù)等)和“執(zhí)行”(包括運(yùn)算和寫回結(jié)果等)三個(gè)階段,并采用三級(jí)流水線。仍然要采用指令取消技術(shù),請(qǐng)修改上面的程序。