若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

若采用LRU替換算法，計算Cache的塊命中率。

為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應(yīng)該提高到多少？

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。

寫出主存地址和Cache地址的格式，并標出各字段的長度。

要求操作碼的平均長度最短，請設(shè)計操作碼的編碼，并計算操作碼編碼的平均長度。

至少要分配給該程序多少個主存頁面才能獲得最高的命中率？

設(shè)16個處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡(luò)，當互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

若對數(shù)字0～9和空格采用二進制編碼，試設(shè)計編碼平均長度最短的編碼。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。