為了使存儲系統(tǒng)的訪問效率達到0.94，命中率和等效訪問周期應該提高到多少？

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結果等）三個階段，并采用三級流水線。仍然要采用指令取消技術，請修改上面的程序。

若采用LRU替換算法，計算Cache的塊命中率。

考慮題目全部要求，設計優(yōu)化實用的操作碼形式，并計算其操作碼的平均碼長。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

浮點數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進制位數(shù)來說，等價于p=4。計算在非負階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。

寫出主存地址和Cache地址的格式，并標出各字段的長度。

如果在程序執(zhí)行過程中訪問一個頁面，平均要對該頁面內的存儲單元訪問1024次，求訪問存儲單元的命中率。