目前的計(jì)算機(jī)對乘除法運(yùn)算的實(shí)現(xiàn)一般分為三種情況，其中（）的運(yùn)算速度快，適用于大、中型計(jì)算機(jī)。

隨著集成電路技術(shù)的發(fā)展，有些芯片采用了（）技術(shù)，將地址信息分批送入芯片內(nèi)部。

常用的總線收發(fā)器芯片有（）

一次性寫入的ROM是（）

計(jì)算機(jī)性能的提高，除依賴電子元器件的變革外，系統(tǒng)結(jié)構(gòu)上引入了不同等級的（）也起到了重要作用。

十進(jìn)制數(shù)27對應(yīng)的二進(jìn)制反碼是（）

SP=0100H，當(dāng)把字?jǐn)?shù)據(jù)2107H壓入堆棧后，SP的值是（）。

直接訪內(nèi)指令：“ADD 40”它需要三個(gè)機(jī)器周期完成，在獲得操作數(shù)的過程中需要（）次訪內(nèi)。

CPU與輸入輸出設(shè)備和內(nèi)存儲(chǔ)器之間傳送數(shù)據(jù)的基本*單位是（）

8086訪問外部設(shè)備時(shí)，只用（）條地址線，可尋址（）個(gè)I /O 端口。