圖中所示的是雙2選1多路選擇器構(gòu)成的電路MUXK,對(duì)于其中MUX21A,當(dāng)s=‘0’和‘1’時(shí),分別有y<=‘a’和y<=‘b’。試在一個(gè)結(jié)構(gòu)體中用兩個(gè)進(jìn)程來表達(dá)此電路,每個(gè)進(jìn)程中用CASE語句描述一個(gè)2選1多路選擇器MUX21A。
圖中所示的是4選1多路選擇器,試用CASE語句的表達(dá)方式寫出此電路的VHDL程序。 選擇控制的信號(hào)s1和s0為STD_LOGIC_VECTOR類型; 當(dāng)s1=‘0’,s0=‘0’;s1=‘0’,s0=‘1’;s1=‘1’,s0=‘0’和s1=‘1’,s0=‘1’分別執(zhí)行y<=a、y<=b、y<=c、y<=d。
畫出下例實(shí)體描述對(duì)應(yīng)的原理圖符號(hào)元件: