在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

指令A(yù)DD AL，6[BP][DI]是錯誤的。（）

8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。

嵌入式系統(tǒng)接口擴展的4種基本方法是（）、（）、（）和通信擴展。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進制數(shù)。（）

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進行數(shù)據(jù)交換。