下圖給出了某CPU內(nèi)部結(jié)構(gòu)的一部分，MAR和MDR直接連到存儲器總線（圖中省略）。在兩個總線之間的所有數(shù)據(jù)傳送都需經(jīng)過算術(shù)邏輯部件ALU。ALU可實現(xiàn)的部分功能及其控制信號如下： MOVa：F=A；MOVb：F=B；a+1：F=A+1；b+1：F=B+1 a-1：F=A-1；b-1：F=B-1其中A和B是ALU的輸入，F(xiàn)是ALU的輸出。假定JSR（轉(zhuǎn)子指令）指令占兩個字，第一個字是操作碼，第二個字給出子程序的起始地址，返回地址保存在主存的棧中，用SP（棧指示器）指向棧頂，按字編址，每次從主存讀取一個字。請寫出讀取并執(zhí)行JSR指令所要求的控制信號序列（提示：當(dāng)前指令地址在PC中）。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？
在有16個處理器的均勻洗牌網(wǎng)絡(luò)中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。
當(dāng)存儲系統(tǒng)的訪問效率為0.5時，計算命中率和等效訪問周期。
要求操作碼的平均長度最短，請設(shè)計操作碼的編碼，并計算操作碼編碼的平均長度。
如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。
若對數(shù)字0～9和空格采用二進制編碼，試設(shè)計編碼平均長度最短的編碼。
若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。
一臺機器要求浮點數(shù)的字長的精度不低于10-7.2，表數(shù)的范圍正數(shù)不小于1038，且正負(fù)對稱。尾數(shù)用原碼、純小數(shù)表示，階碼用移碼、整數(shù)表示。設(shè)計這種浮點數(shù)的格式。
畫出流水線任務(wù)調(diào)度的狀態(tài)有向圖。
可能的最高頁命中率是多少？