6進(jìn)制異步清零，最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為（）

所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。

反相比例運(yùn)算電路，平衡電阻的求法：令ui=0，則uo=0，此時(shí)反相端對(duì)地總電阻值，即為所求平衡電阻值。

3位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長度為（）

反相比例運(yùn)算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

使用中若IC大于ICM，即使晶體管不損壞，β也會(huì)下降。

交流放大電路接入負(fù)載電阻后，對(duì)靜態(tài)工作狀態(tài)無影響。

下列受時(shí)鐘控制的是（）

9個(gè)JK觸發(fā)器，通過電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。

放大電路靜態(tài)工作點(diǎn)設(shè)置不妥當(dāng)，會(huì)產(chǎn)生飽和失真或截止失真。