容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

在I2C總線中，應答信號始終由從機發(fā)出。

按照是否需要刷新操作分類，RAM可分為（）和（）。

MSP430單片機的ADC12轉換結果緩沖的寄存器有（）個。

在一個較短的時間間隔內，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

只要讀取8086CPU存儲器偶地址存儲體內容時，BHE#=1，A0=0。（）

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

增計數(shù)模式的計數(shù)過程是（）。

在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）