SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進(jìn)行數(shù)據(jù)交換。

某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進(jìn)行全譯碼，需要（）片。

在IN和OUT指令中，當(dāng)端口號大于FFH（255）時，必須通過（）間接給出。

在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

增計數(shù)模式的計數(shù)過程是（）。

I2C總線的兩條信號線的名稱是（）和（）。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。