A.Intel corei3
B.4G
C.21時(shí)
D.500G
您可能感興趣的試卷
你可能感興趣的試題
A.Intel corei3
B.4G
C.500G
D.21時(shí)
A.U盤(pán)
B.機(jī)箱
C.CPU
D.顯卡
A.顯示器、投影儀
B.激光打印機(jī)、噴墨打印機(jī)
C.掃描儀、手寫(xiě)板、攝像頭、麥克風(fēng)
D.有源音箱、無(wú)源音箱、耳機(jī)
A.中央處理器
B.內(nèi)存儲(chǔ)器
C.外存儲(chǔ)器
D.其他部件(主板,電源,顯卡,網(wǎng)卡等)
A.JNA標(biāo)號(hào)
B.JL標(biāo)號(hào)
C.JB標(biāo)號(hào)
D.JA標(biāo)號(hào)
最新試題
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時(shí)鐘信號(hào)的控制下,兩個(gè)雙向()寄存器進(jìn)行數(shù)據(jù)交換。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是()、()、()和通信擴(kuò)展。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
I2C總線的通信速率僅由主機(jī)確定。
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。
SPI總線有四工作模式,取決于()和()這兩位的組合。
10號(hào)DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。()