6進制異步清零，最后一個計數(shù)狀態(tài)應該為（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

3個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

下列受時鐘控制的是（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

清零端與脈沖信號的狀態(tài)無關(guān)，所以叫做同步清零。

放大電路靜態(tài)工作點設(shè)置不妥當，會產(chǎn)生飽和失真或截止失真。

全加器的輸入信號是（）

下面哪個集成元件為四位二進制超前進位全加器（）

本征半導體是（），導電能力弱。